지멘스 EDA, ‘AI-네이티브 디자인’ 전략 발표…엔비디아와 협력해 반도체 설계 혁신

Siemens EDA unveiled its 'AI-Native Design' strategy at a press conference in Seoul, aiming to embed AI across chip design, verification, 3D IC, and semiconductor lifecycle management. Rather than relying on a single AI model or hardware vendor, Siemens is building an open ecosystem centered on its 'Fuse' platform, which connects various AI models (including Nvidia's Nemotron, OpenAI, Google, and Anthropic) with its proven EDA engines like Calibre and Questa. The company emphasized that combining Questa and Tessent can speed up verification by 3-5x, with a future goal of 10x, addressing the typically 2-3 week verification bottleneck in chip development.

西门子EDA在首尔举行的记者会上公布了'AI原生设计(AI-Native Design)'战略,旨在将AI应用于芯片设计、验证、3D IC以及半导体全生命周期管理。西门子并未依赖单一AI模型或硬件厂商,而是围绕其'Fuse'平台构建开放生态系统,该平台可连接英伟达Nemotron、OpenAI、谷歌、Anthropic等多种AI模型与Calibre、Questa等成熟的EDA引擎。公司强调,Questa与Tessent结合可将验证速度提升3至5倍,未来目标是提升至10倍,以解决芯片开发中通常需要2至3周的验证瓶颈问题。

シーメンスEDAはソウルで開催された記者会見で、チップの設計・検証・3D IC・半導体ライフサイクル管理全般にAIを組み込む「AI-Native Design」戦略を発表した。同社は特定のAIモデルやハードウェアに依存せず、自社プラットフォーム「Fuse」を中心に、NvidiaのNemotronやOpenAI、Google、Anthropicなど多様なAIモデルと、CalibreやQuestaといった実績あるEDAエンジンを接続するオープンなエコシステムを構築している。QuestaとTessentの組み合わせにより検証速度を3〜5倍高速化でき、将来的には10倍を目指すとし、通常2〜3週間かかる検証工程のボトルネック解消につながるとした。

Siemens EDA a dévoilé sa stratégie « AI-Native Design » lors d'une conférence de presse à Séoul, visant à intégrer l'IA dans la conception des puces, la vérification, les 3D IC et la gestion du cycle de vie des semi-conducteurs. Plutôt que de dépendre d'un seul modèle d'IA ou fournisseur matériel, Siemens construit un écosystème ouvert centré sur sa plateforme « Fuse », qui relie divers modèles d'IA (dont Nemotron de Nvidia, OpenAI, Google et Anthropic) à ses moteurs EDA éprouvés comme Calibre et Questa. L'entreprise a souligné que la combinaison de Questa et Tessent peut accélérer la vérification de 3 à 5 fois, avec un objectif futur de 10 fois, répondant au goulot d'étranglement de vérification qui prend généralement 2 à 3 semaines dans le développement des puces.